DG645數(shù)字延遲發(fā)生器
廠商名稱：斯坦福/SRS
產(chǎn)品型號：DG645
市場價(jià)格：￥0.00 (僅供參考)
貨期：現(xiàn)貨
- 詳細(xì)說明
- 產(chǎn)品手冊
SRS斯坦福DG645數(shù)字延遲發(fā)生器是一款多功能數(shù)字延遲/脈沖發(fā)生器，可提供精確定義的脈沖，重復(fù)頻率高達(dá)10
MHz。與舊設(shè)計(jì)相比，該儀器提供了多項(xiàng)改進(jìn)——更低的抖動、更高的精度、更快的觸發(fā)速率和更多的輸出。DG645還具有以太網(wǎng)、GPIB和RS-232接口，用于儀器的計(jì)算機(jī)或網(wǎng)絡(luò)控制。
4個(gè)脈沖輸出
8個(gè)延遲輸出（可選）
小于25 ps rms抖動
觸發(fā)速率達(dá)10 MHz
精密速率生成器
快速轉(zhuǎn)換時(shí)間
以太網(wǎng)、GPIB和RS-232
延遲發(fā)生器定時(shí)
所有數(shù)字延遲發(fā)生器都通過計(jì)算快速時(shí)鐘（通常為100 MHz）的周期來測量時(shí)間間隔。大多數(shù)數(shù)字延遲發(fā)生器還具有較短的可編程模擬延遲，以實(shí)現(xiàn)比時(shí)鐘周期更精細(xì)分辨率的時(shí)間間隔。遺憾的是，如果觸發(fā)器與時(shí)鐘不同相，則可能會出現(xiàn)一個(gè)時(shí)序不確定的時(shí)鐘周期（通常為10 ns）。
Triggering觸發(fā)
觸發(fā)輸入可以觸發(fā)定時(shí)周期、周期突發(fā)或單次觸發(fā)。只需按一下鍵即可觸發(fā)單次射擊。線路觸發(fā)器與交流電源同步運(yùn)行。后面板觸發(fā)抑制輸入可以在定時(shí)周期內(nèi)禁用觸發(fā)或任何脈沖輸出。
DG645通過觸發(fā)延遲和預(yù)縮放功能支持許多復(fù)雜的觸發(fā)要求。
觸發(fā)器延遲設(shè)置連續(xù)觸發(fā)器之間的最短時(shí)間。如果應(yīng)用程序中的觸發(fā)事件生成了顯著的噪聲瞬態(tài)，而該噪聲瞬態(tài)在生成下一個(gè)觸發(fā)器之前需要時(shí)間衰減，則此功能非常有用。觸發(fā)延遲也可用于以輸入觸發(fā)速率的次倍數(shù)觸發(fā)DG645。
觸發(fā)預(yù)縮放使DG645能夠與更快的信號源同步觸發(fā)，但觸發(fā)頻率是原始觸發(fā)頻率的子倍數(shù)。例如，DG645可以在1 kHz下觸發(fā)，但通過將觸發(fā)輸入預(yù)縮放80,000與以80 MHz運(yùn)行的鎖模激光器同步。此外，DG645還為每個(gè)前面板輸出包含一個(gè)單獨(dú)的預(yù)分頻器，使每個(gè)輸出都能以觸發(fā)速率的次倍數(shù)運(yùn)行。
前面板輸出
有五個(gè)前面板輸出：T0、AB、CD、EF和GH。T0輸出在定時(shí)周期的持續(xù)時(shí)間內(nèi)被置位。T0的前緣是零點(diǎn)時(shí)間參考。編程延遲（A、B、C、D、E、F、G和H）設(shè)置為0 s至2000 s，分辨率為5 ps，用于控制四個(gè)脈沖輸出的前沿和后沿的時(shí)序。
每個(gè)前面板輸出可驅(qū)動50Ω負(fù)載，并具有50Ω源阻抗。輸出幅度可在0.5 V至5.0 V范圍內(nèi)設(shè)置，輸出失調(diào)范圍可超過±2 VDC，幾乎可以為任何邏輯電平（NIM、ECL、PECL、CMOS等）供電。在任何輸出幅度下，輸出轉(zhuǎn)換時(shí)間均小于2 ns。
后面板輸出
可選的后面板輸出可支持各種應(yīng)用。選項(xiàng)1在5 V邏輯電平下提供T0輸出和8個(gè)編程延遲（A、B、C、D、E、F、G和H），轉(zhuǎn)換時(shí)間小于1 ns。選項(xiàng)2提供相同的輸出，但為30 V、100 ns脈沖，轉(zhuǎn)換時(shí)間小于5 ns，用于高噪聲環(huán)境中的時(shí)序分配。選項(xiàng)3提供8個(gè)組合輸出，在5 V邏輯電平下提供1至4個(gè)脈沖，轉(zhuǎn)換時(shí)間小于1 ns。每個(gè)輸出具有50Ω源阻抗。
Timebases時(shí)基
標(biāo)準(zhǔn)時(shí)基精度為5 ppm，抖動為-8，適用于許多應(yīng)用?？蛇x的時(shí)基適用于需要更高速率和延遲精度或降低速率和延遲抖動的用戶。
對于標(biāo)準(zhǔn)時(shí)基，1 s延遲的定時(shí)誤差可能高達(dá)5μs，OCXO時(shí)基為200 ns，但對于銣時(shí)基，時(shí)序誤差僅為500 ps（校準(zhǔn)后均為一年）。
對于短延遲，抖動通常為20 ps。但是，對于1秒的延遲，標(biāo)準(zhǔn)時(shí)基可產(chǎn)生高達(dá)10 ns的抖動，而可選時(shí)基可產(chǎn)生不到10 ps的額外抖動。
快速上升時(shí)間模塊
DG645前面板輸出的轉(zhuǎn)換時(shí)間小于2 ns。SRD1是一種內(nèi)置于直插式BNC連接器中的附件，可將前面板輸出的上升時(shí)間縮短到100 ps以下。最多可將5個(gè)SRD1連接到前面板，以縮短所有輸出的上升時(shí)間。
DG645 規(guī)格 | |
| 延誤 | |
| 通道 | 4 個(gè)獨(dú)立脈沖控制位置和寬度。8 個(gè)延遲通道可供選擇。 （見下面的輸出選項(xiàng)） |
| 范圍 | 0 到 2000 秒 |
| 分辨率 | 5 皮秒 |
| 精度 | 1 ns + (時(shí)基誤差 × 延遲) |
| 抖動 (rms) 分機(jī)。觸發(fā)。到任何輸出T 0到任何輸出 | 25 ps + (時(shí)基抖動 × 延遲) 15 ps + (時(shí)基抖動 × 延遲) |
| 觸發(fā)延遲 | 85 ns（外部觸發(fā)到 T 0輸出） |
時(shí)基 | |
| 標(biāo)準(zhǔn)水晶 | |
| 抖動 | 10 -8秒/秒 |
| 穩(wěn)定 | 2 x 10 -6 (20 °C 至 30 °C) |
| 老化 | 5 ppm / 年 |
| 選擇。4 OCXO | |
| 抖動 | 10 -11秒/秒 |
| 穩(wěn)定 | 2 x 10 -9 (20 °C 至 30 °C) |
| 老化 | 0.2 ppm / 年 |
| 選擇。5 銣 | |
| 抖動 | 10 -11秒/秒 |
| 穩(wěn)定 | 2 x 10 -10（20 °C 至 30 °C） |
| 老化 | 0.0005 ppm / 年 |
| 外部輸入 | 10 MHz ± 10 ppm，正弦 >0.5 Vpp， 1 kΩ 阻抗 |
| 輸出 | 10 MHz，2 Vpp 輸入 50 Ω |
外部觸發(fā) | |
| 速度 | DC 至 1/(100 ns + 最長延遲)。 最大 10 MHz |
| 臨界點(diǎn) | ±3.50 伏直流 |
| 坡 | 在上升沿或下降沿觸發(fā) |
| 阻抗 | 1 兆歐 + 15 pF |
內(nèi)部速率發(fā)生器 | |
| 觸發(fā)模式 | 連拍、線拍或單拍 |
| 速率 | 100 μHz 至 10 MHz |
| 分辨率 | 1 微赫茲 |
| 精度 | 與時(shí)基相同 |
| 抖動 (rms) | <25 ps（10 MHz/N 觸發(fā)率） <100 ps（其他觸發(fā)率） |
突發(fā)發(fā)生器 | |
| 觸發(fā)到第一個(gè) T 0 范圍 分辨率 | 0 到 2000 秒 5 ps |
| 脈沖之間的周期 范圍 分辨率 | 100 ns 至 42.9 s 10 ns |
| 每個(gè)突發(fā)的延遲周期 | 1 至 2 32 - 1 |
輸出（T 0、AB、CD、EF 和 GH） | |
| 源阻抗 | 50Ω |
| 轉(zhuǎn)換時(shí)間 | <2 納秒 |
| 過沖 | <100 mV + 10 % 的脈沖幅度 |
| 偏移 | ± 2 伏 |
| 振幅 | 0.5 至 5.0 V（電平 + 偏移 <6.0 V） |
| 精度 | 100 mV + 5 % 脈沖幅度 |
技術(shù)支持
關(guān)注官方微信
